Examen Final - 66.70. Estructura del computador

Cátedra: Dams
Fecha: 1ra fecha - (Segundo Cuatrimestre) 2007
Día: 21/12/2007

1. Memoria caché con mapeo asociativo por conjuntos. Descripción. Campos de la dirección de memoria principal
2. Una caché con mapeo directo tiene 128 líneas. La memoria principal contiene 16K bloques de 16 palabras cada uno. El tiempo de acceso a la cache es 10 nseg. y el tiempo requerido para completar una línea (slot) de la cache es 220 nseg. Cuando se accede a una palabra que no se encuentra en cache , se transfiere el bloque completo a la cache y luego se accede a la palabra a través de la cache. Inicialmente la cache esta vacía.
   1. Indicar el formato de la dirección de memoria.
   2. Calcular la tasa de acierto y el tiempo efectivo de acceso para un programa que realiza 15 iteraciones entre las ubicaciones 30 y 210.

• Bus Sincrónico y asincrónico. Descripción de la comunicación. Temporización del bus. Ventajas y desventajas de cada uno.

1. Elementos básico de micro-arquitectura. Ciclo de búsqueda-ejecución.
2. Sección de Camino de Datos (datapath) de ARC. Descripción.

• Concepto de “niveles” en la arquitectura de un sistema computador. Máquina virtual. Estructura típica de 7 niveles de sistema computador.

1. Formato de instrucciones. Instrucciones de una, dos y tres direcciones.
2. Formato de instrucciones de ARC.

• Enlace de Subrutinas (pasaje de argumentos).

Es la primera vez que veo que toman el tema de “niveles” (punto 4)y máquina virtual en un coloquio.

Respecto a la 'estructura típica de 7 niveles' hay un cuadrito en el capítulo 1º del murdocca, que tiene esos -exactamente- 7 niveles.