Examen Final - 66.70. Estructura del computador

Cátedra: Dams
Fecha: 1a fecha
Día: 13/07/2007

Esta página está incompleta; podés ayudar completando el material.

1) Una memoria Cache con mapeo asociativo tiene 16 bloques, con treinta y dos palabras por bloque. El tamñano de la memoria principal es de 2^18 palabras, y la Cache esta inicialmente vacía. El tiempo de acceso de la Cache es de 35 nanosegundos, y el tiempo requeridos para transferir treinta y dos palabras entre memoria principal y la Cache es 1 microsegundos.

a)Calcular los tamaños de Marca (Tag) y Palabra

b)Calcular la Tasa de Acierto (Hit Ratio) para un programa que se ejecuta entre las direcciones 20 a 43, luego efectúa 4 iteraciones entre las 28 - 43 antes de detenerse. Suponer que cuando ocurre una Falta (Miss) el tiempo requerido para llenar un bloque completo de Cache es de 1 microsegundo, y que la primera palabra no es vista por la CPU hasta que se completa el bloque. Inicialmente la Cache esta vacía.

c)Calcular el tiempo de acceso efectivo para el programa del punto b)

2) Entrada/Salida. Métodos para administrar Entrada/Salida.

a)Entrada/salida programada

b)Entrada salida manejada por Interrupción

c)Acceso Directo a Memoria

3) Discos magnéticos. Capacidad de almacenamiento. Tiempo de búqueda, latencia rotacional, tiempo de transferencia.

4) Unidad de control microprogramada. Unidad de control de lógica cableada (hardwired)

5) Se utilizan cuatro untegrados PROM de 256-Palabras de 8 bits para producir una capacidad total de 1024-Palabras de 8 bits. ¿Cuántas líneas de dirección se requieren? (Indicar una opción)

(A) 4 (B) 8 (C) 10 (D) 16 (E) 32

6) Describa la secuencia de eventos que ocurren durante el ciclo de búsqueda (fetch) de una instrucción.

7) a) Algoritmo de Booth para multiplicacion. Idea básica. Operación.

b) Calcular el producto de (-55)*63