Cátedra: Dams
Fecha: 27 3era Fecha - (Primer Cuatrimestre 2007
Día: 27/07/2007
Esta página está incompleta; podés ayudar completando el material.
Memoria chaché con mapeo directo. Descripción. Campos de la dirección de memoria principal.
Una caché con mapeo asociativo tiene 16 líneas, con 8 palabras por línea. El tamaño de la memoria principal es de 2^16 palabras. Calcular los tamaños de los campos “Tag” o Marca y Palabra
LLamado a subrutinas. Pasaje de argumentos (enlace a subrutinas). Describir los tres métodos.
Elementos básicos de microarquitectura. Ciclo de búsqueda-ejecucion. Sección de Datos. Sección de control.
Proceso de ensamblado. Ensambladores de dos pasos. Tabla de símbolos.
Un procesador dispone de 24 líneas de direcciones.
Indicar la máxima capacidad de direccionamiento de memoria. Indicar en hexadecimal cuál es la menor y cuál es la mayor dirección posible según este esquema de direccionamiento.
Realizar la función de selección de circuito integrado (pastilla) para que el mapa de memoria del procesador resulte como se indica
64 Kbytes de memoria ROM en las direcciones inferiores del mapa de memoria
512 Kbytes de memoria RAM a partir de la dirección 200000H, utilizando circuitos integrados (pastillas) de memoria RAM de 128 Kbytes
256 Kbytes de Memoria RAM en las direcciones superiores del mapa de memoria, utilizando circuitos integrados (pastillas) de mememoria RAM de 128 Kbytes