====== Examen Final - 66.70. Estructura del computador ======

**Cátedra:** Marcela Pérez\\
**Fecha:** 5ta fecha - (Segundo Cuatrimestre) 2007\\
**Día:** 07/03/2008


==== Enunciado ====
==== Punto 1 ====
  - A continuación se muestra partes de una tabla de páginas. Las direcciones virtuales son de 32 bits. Las páginas son de 4Kbytes. Hay 4096 páginas físicas

|Página virtual||Bit de Presencia||Direccion de disco||Marco de Página|
|00017||0||ABCFA0014537||xxx|
|00018||1||ABCFA0014538||125|
|00019||1||ABCFA0014539||206|
|0001A||0||ABCFA001453A||xxx|
|0001B||0||ABCFA001453B||xxx|
|...||... ||... ||... |
|00021||1||809956AA0123||A23|
|00022||0||809956AA0124||xxx|
|00023||1||809956AA0125||001|
|...||...||...||...|
|20100||1||0000111122225||002|
|20101||0||0000111122226||xxx|

     -Cual es la dirección física correspondiente a la direccion virtual 00023105
     -Cual es la dirección virtual correspondiente a la direccion física 0021A3
     -Si se busca la direccion virtual 2010100A
     -El sistema operativo destina hasta 12 páginas fisicas por programa. El programa A utiliza las siguientes páginas virtuales: 2,3,4,5,10,11,12,13,14,15,16,20,2,3,4,10,11,12,13,14,2,3,4   Si la proxima referencia es a la página virtual 24, ¿cuál es la página virtual que se reemplaza en las politicas FIFO, LIFO, LRU y Random?

==== Punto 2 ====
  - Enlace a Subrutina. Métodos de pasaje de argumentos

==== Punto 3 ====
  - Nivel de Microarquitectura.
  - Camino de datos (Datapath) de ARC. Descripción.
    
==== Punto 4 ====
  - Memoria Caché con mapeo asociativo por conjuntos. Descripción. Campos de la dirección de memoria principal.
  - Una caché con mapeo asociativo directo tiene 128 lineas. La memoria principal contiene 32K bloques de 32 palabras cada uno. El tiempo de acceso a la cache es de 10 nseg. y el tiempo requerido para completar una linea (slot) de a cache es de 220 nseg. Cuando se accede a una palabra que no se encuentra en cache, se transfiere el bloque completo a la cache y luego se accede a la palabra a través de la cache. Inicialmente la cache esta vacia.
      -Indicar el formato de la direccion de memoria
      - Calcular la tasa de acierto y el tiempo de acceso efectivo de acceso para un programa que realiza 15 iteraciones entre las ubicaciones 30 y 210

==== Punto 5 ====
  - Modelo de Von Neumann. Componentes

==== Punto 6 ====
  - Arquitectura de Bus único. Ventajas y desventajas. Tipos de buses (segun elementos que comunican)

===== Discusión =====

<note warning>
Si ves algo que te parece incorrecto en la resolución y no te animás a cambiarlo, dejá tu comentario acá.
</note>