====== Parcial - 66.08. Circuitos Electrónicos I ====== **Cátedra:** Todas\\ **Fecha:** 1er Oportunidad - 1er Cuatrimestre 2007\\ **Día:** 19/05/2007\\ ===== Enunciado ===== - - Analizar la formación de la zona desierta de una juntura P^+N a partir del instante en que se realiza la unión, admitiendo que se ponen en contacto íntimo los dos materiales. Explicar como se alcanza el equilibrio termodinámico y que significa éste para una juntura. Definir diferencia de potencial de barrera interna - V_{jo} -. ¿Por qué no se puede medir V_{jo} en forma directa?. - Justificar conceptualmente como varia V_{jo} con la temperatura. - Justificar, de que lado de esta juntura P^+N, se extiende más la zona desierta. Justificar cómo se manifiesta en cada caso y la importancia de esta conclusión en los dispositivos amplificadores TBJ, JFET Y MOSSFET. - - Dibujar en forma proporcionada las características I_D = f(V_{DS}) a V_{GS} = cte. e I_D = f(V_{GS}) a V_{DS} = cte., correspondientes a un JFET canal N. Indicar cómo cambia la separación entre las curvas sucesivas de salida si se toman intervalos \Delta V_{GS} iguales. Dibujar los bancos de medición correspodientes para obtenerlas. Explicar el procedimiento indicando la forma en que deberán variarse tensiones y corrientes para realizar la medición. - Dibujar un corte del transistor, supuesto polarizado con dos fuentes V_{GS} y V_{DS}, tales que el JFET opere en la zona en que es apto para amplificación lineal. Explicar cómo se obtuvo el dibujo para la poilarización indicada. Justificar en base a dicho corte la posición de las curvas correspondientes a V_{GS} = 0 y a V_{GS} = V_p en las características de salida. Explicar por qué las curvas de salida saturan a partir de un dado valor de V_{DS} (si no se considera la modulación del largo del canal). Justificar, en base al corte anterior, la expresión de V_{DSE} en función de V_{GS} y V_p. -¿Qué valor toma V_{GD} para la condición de estrangulamiento incipiente?. - Dado el circuito de la figura del cual se sabe que: I_{CQ} es tal que V_{OQ} = 0V ; que el TBJ está polarizado en MAD, y se admite VA \rightarrow \infty , I_{cmin} = 0 y V_{CEK} = 0 - Definir recta de carga estática y recta de carga dínámica. Trazarlas en un mismo diagrama indicando pendientes, abscisas y ordenadas al origen para los siguientes casos: a} L_1 cerrada, a} L_1 abierta. - Hallar la expresión de la \widehat V_{omaxc} hacia corte, para los casos a) Y b). Expresarla en f(I_{CQ}; R). Comparar y sacar concluciones. - Anallzilr cualilalivamente si, manteniendo constantes los valores I_{CQ}, V_{CC} y de R excepto R_{B1} y R_{B2}, podría o no polarizarse el trasistor en MAD mediante un divisor de base conectado entre +V_{cc} y común. (Admita \displaystyle \frac{R_{B1}// R_{B2}}{\beta}< \frac{R}{20}). - Dibujar para a) Y b) los circuitos de señal a frecuencias medias sin reemlplazar al TBJ por su modelo, Analizar la realimentación en alterna (caso b): ¿Qué muestrea y qué suma?. Justificar. ¿La realimentación es positiva o negativa?. Justificar. Comprobar conceptualmente si el efecto sobre R_{ib} y R_{oe} coincide con lo analizado. - Diseñar una etapa en configuración gate común con un transístor MOSFET inducido cuyos ejemplares presentan las siguientes características: l\,mA/V^2 < |K| < 2\,mA/V^2 , 1V < |V_T| < 2V ,), \lambda = 0 , C_{gs} = 5pF , C_{gd} = lpF. (Admitir que a menor valor absoluto de V_T curresponde mayor valor abSoluto de K). La carga RL = 20 K\Omega se acopla en forma direta entre ia salida y común y el divisor de gate no se desacopla para la señal. El generador de señal (v_s \ R_s= 100 \Omega) se acopla mediante un capacitor de 10\mu F. El circuito se alimenta desde \pm 20V. Se desea que la amplificación A_v esté limitada entre 10 y 30 y que la resistencia de salida a freruencias medias vista desde la carga, R_o, sea 20K\Omega. - Dibujar un esquema del circuito a utilizar. Graficar en un mismo diagrnma las características de transferencia extremas del dispositivo y la recta de polarización, obtener el valor de la resistencia R_o a conectar en colector. - Obtener los valores extremos de g_m a partir de las condiciones impuestas para el diseño. Obtener los valores extremos de I_{DQ} y su variación porcentual. \displaystyle \frac{\Delta I_{DQ}}{I_{DQmin}} para las condiciones dadas. - Hallar el valor de la resístencia de source R_S y la tensión equivalente de Thévenin V_{GG}que permite obtener la estabilidad en continua requerida, sabiendo que la resistencia de Thévenin que presenta el divisor de gate es de 10 K\Omega. - Hallar el valor de los resistores del divisor de gate para todas las configuraciones porsibles del mismo (de acuerdo a cómo estén conectados loS resístores de gate a la fuente o a común). Dibujar los circuitos finales completos, compatibles con las exigencias del diseño, indicando el valor de los componentes sobre los mismos. Verificar el diseño. - Definir, obtener por inspección y calcular, los valores extremos de R_{is} y de R_i. Obtener la correspondiente A_{vs}. - Hallar el valor de la frecuencia de corte inferior garantizable, f_l, ¿Puede admitirse que dicho valor coincidirá en este caso con la verdadera frecuencia de corte inferior? Justificar. Analizar cualitativamente cuál será el nodo dominante para altas frecuencias. Obtener la frecuencia de corte superior aproximadamente, f_h mediante el valor de este nodo, Trazar el díagrama de Bode aproximado de mooulo y argumento para A_{vs}. ===== Resolución ===== ==== Punto 1 ====